摘 要： 針對基于軟件無線電架構的現代移動通信手持終端設計，研究了基于SB3500國產多核多線程數字信號處理器的軟件無線電設計方法，實現了基于SB3500 的軟件無線電硬件系統。在此基礎上開發了一套適合該硬件系統的OFDM通信波形軟件，用于驗證該硬件系統是否滿足手持終端小型化和低功耗的要求。研究表明，使用該國產多核多線程處理器進行軟件無線電系統的設計開發具有廣泛的應用前景。

　　關鍵詞： 省級期刊論文發表,軟件無線電,手持終端,SB3500,多核多線程處理器

　　Design of software defined radio system based on multi?core processor SB3500

　　ZHONG Da1， GUO Wei2， XI Yong1， TANG Qi1

　　(1. College of Electronic Science & Engineering， National University of Defense Technology， Changsha 410073， China;

　　2. Wuxi DSP Technologies Inc， Wuxi 214135， China)

　　Abstract： For design of the contemporary mobile communication hand?held terminal， a design method of software defined radio (SDR) system based on domestic multi?core and multi?threading digital signal processor SB3500 is studied. The SDR hardware system based on SB3500 was implemented. An OFDM communication waveform software suitable for this hardware system was developed on the basis of this method to verify whether the hardware system can satisfy the miniaturization and low?power consumption requirements of the hand?held terminal. The research result shows this domestic multi?core and multi?threading processor for developing the SDR system has a good application prospect.

　　Keywords： SDR; hand?held terminal; SB3500; multi?core and multi?threading processor，

　　0 引 言

　　隨著4G通信網絡的不斷發展，手持智能終端在滿足4G基本通信需求的基礎上，還需要兼容2G/3G網絡以及藍牙、WiFi、FM、數字電視等各種通信制式，這對于手持終端的通信制式兼容性設計提出了較高要求。軟件無線電技術采用開放式體系結構，通過在通用硬件信號處理平臺上加載不同的通信波形軟件，可以兼容各種無線通信制式，因此成為新一代的無線電通信技術[1]。軟件無線電技術為4G手持智能終端的兼容性設計提供了思路和方法，從而成為當今移動通信領域的一個重要發展趨勢，具有非常良好的發展前景。

　　但在軟件無線電手持終端設計中，終端對系統的功耗和小型化這兩方面提出了極高的要求，目前國內軟件無線電領域在手持智能終端設計方面尚未能完全有效地解決低功耗與小型化問題。如何滿足手持終端設備對低功耗和小型化的要求，是當前亟需解決的問題。

　　隨著DSP技術的不斷發展，最新的多核多線程DSP憑借其強大的并行信號處理能力及小型化和低功耗等特點，可以有效解決上述問題，因此引起了軟件無線電領域研究人員的極大關注。另外，隨著網絡信息安全問題的日益突出，國家相關部門對此高度重視，對國內電子信息領域基于國產自主可控技術進行產品設計提出了迫切需求。在此背景下，本文通過引入國產多核多線程DSP芯片SB3500，提出了一種基于軟件無線電技術的手持終端實現方案，并基于該芯片進行了軟件無線電手持終端的硬件方案設計和OFDM通信波形軟件開發。設計表明，國產多核多線程處理器在軟件無線電手持終端設計領域具有良好的應用前景。

　　1 SB3500芯片的結構與特點

　　1.1 SB3500芯片結構

　　SB3500芯片是無錫德思普科技有限公司基于65 nm 芯片工藝設計制造的一款國產高集成度多核多線程通用數字信號處理器。該芯片由3個DSP處理器核和1個ARM926EJ?S處理器核構成，其芯片內部架構如圖1所示[2]。

　　圖1 SB3500芯片架構圖

　　其中，3個DSP核之間采用高速數據環(High Speed Network，HSN)進行數據交換[3]。每個DSP核具有單獨的指令cache和數據cache， 并包含3個獨立的24 b多功能定時器(Multi?purpose Timer，MPT);各DSP核還有獨立的并行數據流接口(Parallel Streaming Data，PSD)，可直接與AD/DA芯片連接，實現與AD/DA之間數字信號數據的交換。DSP核的最高工作頻率可達600 MHz，最高可以完成每秒96億次的MAC運算。每個DSP核包含4個硬件線程，每個線程的最高工作頻率為150 MHz。ARM926EJ?S核的最高工作頻率為300 MHz，并具有LCD，USB，UART，SDIO等豐富的外設接口，因此不需要再外擴其他接口功能器件，特別適應手持終端的小型化設計。DSP核與 ARM核之間采用共享內存方式進行通信，共享內存為專用的4 KB片內內存區;3個DSP核和ARM核之間采用分布式共享內存訪問方式進行內存訪問[4]，從而實現片內內存空間的全局共享。 　　SB3500芯片針對低功耗的手持終端應用而設計，在全速運行時，其最大功耗僅為500 mW。在相同的MAC處理能力下，功耗方面相比摩托羅拉和朗訊科技聯合生產的SC140芯片以及TI的C64X系列芯片有較為明顯的優勢。

　　1.2 SB3500的多核多線程特點

　　在基于軟件無線電技術的手持終端系統開發中，具有處理計算密集型高速信號的能力及較低的系統功耗是設計成功的關鍵。多核技術在提高系統處理器處理能力的同時，較好地實現了處理器的低功耗需求[5]。同時，異構多核結構也是多核處理器的一個重要發展方向。異構組織方式是將結構、功能、功耗、運算性能等各種不同的多種內核集成在同一塊芯片上，讓每個內核處理自己擅長的任務。研究表明[6]，相比同構組織方式，異構多核結構具有更高的任務執行效率，從而實現了資源的最佳優化配置，并進一步地降低了系統整體功耗。SB3500 DSP芯片即采用這種異構多核技術，因此可以較好地滿足高速處理能力及低功耗的要求。這種異構結構的優點在于不僅充分發揮了ARM處理器接口豐富、調試方便以及易于用戶實現協議控制的使用特點，還利用多核DSP解決了大量密集型計算的處理任務。

　　為進一步挖掘DSP處理器的處理能力，SB3500 DSP采用了硬件多線程技術。硬件多線程技術[7]是在每個DSP處理器核中開辟多個硬件線程，每個DSP處理器核可以按照系統主頻時鐘節拍，在每個相鄰時鐘周期上從一個線程切換到下一個線程去執行相應的操作，可以使處理器內部的多個任務在時間上實現并行化執行，從而極大地提高了多任務執行效率。另外，每個DSP核的四個硬件線程采用時分復用方式占用處理器，也可以降低對內存訪問速率的要求。可見，SB3500 DSP的多核多線程結構大大彌補了傳統單核單線程DSP在并行處理能力方面的缺陷。

　　2 基于SB3500的軟件無線電硬件系統設計

　　以SB3500為處理核心的軟件無線電手持終端系統硬件設計結構如圖2所示，該硬件結構由用戶人機接口電路、SB3500核心電路、AD/DA電路、射頻變換電路和射頻收發電路等五部分組成。其中，SB3500 核心電路中的ARM內核主要負責以太網、串口、顯示等人機及數據接口;DSP內核負責通信信號處理以及與AD/DA芯片間交換基帶數據，并進行射頻參數的配置;AD/DA電路負責獲取或轉換外部基帶模擬信號，采用美信公司的MAX19707芯片，該芯片轉換精度為雙路10位，最高采樣速率為45 MSPS;射頻變換電路負責在AD/DA芯片和射頻收發模塊之間進行通信基帶信號與射頻信號間的相互變換;射頻收發電路主要完成接收濾波和發送功率放大等任務。

　　圖2 基于SB3500的軟件無線電系統硬件設計結構

　　理想軟件無線電系統具有寬頻段射頻前端以及寬帶AD/DA采樣等特點，然而實際設計中，受數字信號處理速度和寬帶AD/DA速率及價格因素等的限制，一般會在AD/DA電路和射頻收發電路之間插入中頻處理模塊進行頻率變換，從而降低系統對AD/DA采樣速率的要求。如圖2所示，以發送端為例，首先將基帶 IQ數據利用高集成度的射頻收發器(MAX2839)變換到2.4 GHz中頻頻段，再通過混頻器變換到所需要的工作頻點。本文混頻器選擇威訊聯合半導體公司生產的RFFC2071芯片，具體的頻點參數可由DSP對 RFFC2071芯片的配置來實現。

　　針對軟件無線電硬件系統，基于SB3500的單芯片多核結構相比于多芯片多處理器結構具有更小的尺寸;同時，由于片內總線的傳輸速率高于片外總線，這種單芯片多核結構的核間通信效率更高，從而提升了處理效率并降低了功耗。由此可見，該硬件系統在符合手持終端小型化和低功耗設計需求方面具有一定優勢。

　　3 基于SB3500軟件無線電硬件系統的通信波

　　形軟件開發

　　3.1 基于SB3500的通信波形設計要點

　　通信波形的信號處理通常包含有多個處理任務單元，包括編碼/解碼、同步、調制/解調單元等。針對多核多線程處理器，如何進行信號處理任務的并行化是設計的重點和難點，需要針對DSP的處理特點[8]進行仔細考慮。

　　本文將使用流水線思想對示例波形進行并行化設計。流水線架構中的DSP端的設計涉及到狀態機的使用、乒乓結構的使用、多線程處理以及內存規劃等四個方面內容，這四個方面又相互關聯，設計時需全局考慮。首先，DSP中沒有操作系統，因此所有的狀態控制都是通過代碼邏輯調度實現;其次，為保證數據的實時性，需在內存方面使用乒乓結構;再者，多線程處理的使用難點在于線程間的同步以及內存訪問的競爭關系，因此需要合理分配線程任務，并安排好線程處理時序關系及切換機制。

　　線程同步方面，最重要的是時序問題，本文采用的流水線結構需要每個線程都在既定時序結構時間內完成相關內容處理。針對內存訪問的競爭關系，線程間需要利用狀態機控制，避免同一數據塊在同一時間段內被不同線程訪問造成處理邏輯的混亂。另外，在內存規劃方面，由于所有與矢量運算相關的代碼和數據需全部置于DSP的片內RAM中，而每個DSP核內僅256 KB的RAM空間導致存儲資源比較緊張，因此內存空間必須做合理的規劃。

　　此外，還要注意ARM與DSP的通信接口設計。片上系統的內核間通信內容可分為兩類：一類是控制與狀態信息，一類是數據信息。前者通常不攜帶數據，但是常有較高的實時性要求;后者主要是各類數據緩沖區，其數據量偏大，同時實時通信系統對傳輸的實時性要求也較高。所以前者在通信中通用性較好，適合由軟件實現并提供編程接口;后者則與具體應用相關性更高，適合用軟件定義數據結構的方式實現。

　　SB3500中ARM與DSP采用共享內存方式通信，其中片內共享內存可存放8 KB信息。實際使用中可設計為郵箱通信方式[9]，根據控制信息和數據信息的傳輸需求又可分別設計為控制郵箱與數據郵箱。郵箱中的控制信息、狀態信息以及指向數據郵箱中數據內容頭指針的地址存放在ARM與DSP之間的片內共享內存中，而具體數據內容則存放在片外的共享內存DDR中。 　　3.2 OFDM通信波形開發

　　正交頻分復用(Orthogonal Frequeney Drvision Multiplexing，OFDM)技術是目前寬帶移動通信領域的一項關鍵技術[10]，具有很強的抗多徑能力、較高的頻譜利用率等特點，適用于無線信道中的高速數據傳輸業務，已被廣泛應用于WiFi，WiMax，數字電視廣播以及各種4G通信標準中。本課題中選取了OFDM技術進行通信波形開發。 OFDM波形開發中的DSP處理模塊如圖3所示。

　　圖3 DSP處理模塊

　　針對該OFDM通信波形，設計中僅使用了一個DSP核的四個線程即可實現發送或接收端的所有基帶處理工作，完成對OFDM波形的多線程并行化處理工作。

　　線程任務的劃分主要考慮每個任務模塊的執行時間以及乒乓結構的時序要求。針對實時通信系統，一幀數據信號的物理層基帶處理時長須小于一幀數據信號的采樣時長。

　　綜合上述考慮，對線程任務分配如下：

　　發送端任務劃分：

　　線程1主要負責射頻、定時器、GPIO等硬件上電初始化和PSD初始化;

　　線程2主要負責發送相關物理層調度、運算處理以及收發模式切換控制;

　　線程3主要負責控制與D/A相連的PSD接口;

　　線程4空閑;

　　接收端任務劃分：

　　線程1主要負責射頻、定時器、GPIO等硬件上電初始化和PSD初始化;

　　線程2主要負責接收相關物理層調度、運算處理以及收發模式切換控制;

　　線程3主要負責控制與A/D相連的PSD接口;

　　線程4主要負責初始同步、同步跟蹤、頻偏估計與校準等。

　　3.3 OFDM通信波形結果演示

　　由兩臺相同PC機分別控制兩套相同的軟件無線電硬件系統，ARM與PC之間通過RS 232調試口完成程序下載和調試任務。系統測試操作模型如圖4所示。

　　圖4 系統測試操作模型

　　圖4所示模型中，ARM運行VXWORKS操作系統，發送端由PC機通過TCP/IP協議向ARM傳輸需要發送的數據，再由ARM將數據發送給 DSP;DSP接收到數據后進行發送端基帶處理，并通過射頻前端發出;接收端經射頻前端接收，由DSP完成接收端基帶數據處理并上報數據給ARM，ARM 再通過TCP/IP協議傳輸最終結果至PC機。

　　測試結果表明，本文的設計方案可滿足軟件無線電對波形軟件的動態加載，使得不同通信制式的切換可以通過在線加載軟件實現。與傳統的多種通信體制的硬件模塊并存方式相比，既減小了體積又降低了功耗，符合手持終端小型化和低功耗的設計要求。

　　4 結 語

　　本文在軟件無線電手持設備的設計實現過程中，詳細介紹了SB3500國產多核DSP芯片的結構與使用特點，設計了基于SB3500的軟件無線電的硬件系統，進而完成了基于該系統的OFDM通信波形軟件開發，實現了無線信道下基于OFDM的通信系統。結果表明，國產多核多線程DSP在軟件無線電手持設備設計領域具有很好的應用前景。

　　參考文獻

　　[1] 楊小牛，樓才義，徐建良.軟件無線電技術與應用[M].北京：北京理工大學出版社，2010.

　　[2] Anon. SB3500 SandBlaster? baseband processor product features & interfaces [EB/OL]. [2011?12?12]. http：//www.dspsemi.com.

　　[3] 鄭緯民，湯志忠.計算機系統結構[M].北京：清華大學出版社，1998.

　　[4] SINNEN Oliver. Task scheduling for parallel systems [M]. US： Wiley?Interscience， 2007.

　　[5] 謝子光.多核處理器核間通信技術研究[D].成都：電子科技大學，2009.

　　[6] HENNESSY J L，PATTERSON D A.計算機體系結構量化方法[M].賈洪峰，譯.5版.北京：人民郵電出版社，2013.

　　[7] 方娟.計算機系統結構[M].北京：清華大學出版社，2011.