基準電壓源[1，2]是模數(shù)轉(zhuǎn)換器（ADC）、數(shù)模轉(zhuǎn)換器（DAC）、線性穩(wěn)壓器和開關穩(wěn)壓器、溫度傳感器、充電電池保護芯片和通信電路等電路中不可缺少的部分；對模擬系統(tǒng)而言基準電壓源的性能直接影響整個系統(tǒng)的精度和性能；作為A/D、D/A轉(zhuǎn)換器以及通信電路中的一個基本組件，基準源始終是集成電路中一個重要的單元模塊。

　　摘要：為了消除由于晶體管不匹配產(chǎn)生的隨機失調(diào)對帶隙基準源精度的影響，設計了一種采用斬波調(diào)制技術的帶隙基準電壓源。該方法采用對稱性OTA的結構來減小帶隙基準電壓源的系統(tǒng)失調(diào)，并利用帶隙基準核心電路中的與絕對溫度成正比（PTAT）的電流源為OTA提供自適應偏置，從而較小了整個電路的功耗。通過基于0.35?mCMOS工藝并使用CadenceSpectre工具對電路進行仿真，結果表明：斬波頻率為100Hz時，基準電壓在室溫（27℃）的輸出為1.232V，該帶隙基準的供電電壓的范圍為1.4～3V；在電壓為3V時，在-40～125℃溫度范圍內(nèi)的溫度系數(shù)為24.6ppm/℃。

　　關鍵詞：斬波調(diào)制,帶隙基準電壓源,高精度帶隙基準,CadenceSpectre

　　0引言

　　它的溫度穩(wěn)定性以及抗噪聲能力是影響到電路精度和性能的關鍵因素。由于帶隙基準電路（bandgap）的輸出電壓幾乎不受溫度和電源電壓變化的影響，這就使得片內(nèi)集成的帶隙基準電壓成了模擬集成電路芯片中不可缺少的關鍵部件。我們知道，帶運算放大器的基準電路，比不使用運算放大器結構的精度更高，系統(tǒng)失調(diào)更小，但是運算放大器的隨機失調(diào)電壓（Vos）對bandgap的輸出精度的影響很大[3]；運算放大器的Vos隨著環(huán)境的溫度和工藝的變化而變化，為了減小運算放大器的Vos的影響，我們必須采用一些技術來消除這個Vos。我們通常會使用微調(diào)（trimming）技術[4]來消除Vos的影響，但是這種技術比較費時、費面積和增加成本，并且它不適用于消除由于器件老化引起的失調(diào)。為了克服trimming技術的缺點，本文使用了斬波技術來消除Vos的影響，斬波技術[5-8]的思想是通過調(diào)制和解調(diào)，將低頻的噪聲和Vos調(diào)制到高頻處，然后再經(jīng)過低通濾波器來消除它們的影響。本文設計了一種使用斬波調(diào)制技術的CMOS帶隙基準電路來消除器件失配對基準電壓源輸出精度的影響。

　　1帶隙基準源的工作原理

　　帶隙基準電壓通過一個與絕對溫度成反比（CTAT）電壓和一個與絕對溫度成正比（PTAT）電壓按照一定的比例相加得到的。由于雙極型晶體管的VBE是一個近似CTAT電壓，我們可以考慮用它來做帶隙基準電路，我們知道，如果兩個雙極晶體管工作在不同的電流密度下，那么他們的基極-發(fā)射極電壓的差值是一個PTAT電壓[9]。帶隙基準基本原理是利用VT的正溫度系數(shù)和雙極型晶體管VBE的負溫度系數(shù)相互抵消，從而獲得一個與溫度無關的基準電壓。傳統(tǒng)的帶隙基準電路[10]如圖1所示，雙極型晶體管Q3、Q4和Q6是在標準CMOS工藝中寄生的縱向PNP管。通過運算放大器U1形成的負反饋，使得節(jié)點VA和VB的電壓相等，從而使得流過Q1和Q2的電流相等，流過電阻R1的PTAT電流，通過Q5鏡像到電阻R2的那條之路，并在那條之路產(chǎn)生我們所需要的帶隙基準電壓。輸出電壓VBG是PTAT電壓和VEB的和，PTAT電壓是由鏡像Q5的PTAT流過電阻R2產(chǎn)生的，然后再將這個電壓加上雙極型晶體管Q6的VEB的電壓，就得到所需要的帶隙基準電壓，即：

　�。�1）

　　當運放的輸入失調(diào)（Vos）電壓不為0時，此時的輸出電壓為：

　　（2）

　　從（2）式可知，只有在Vos很小且與溫度無關才能保證VBG的精度和良好的溫度特性。

　　2本文設計的帶隙基準源

　　圖2顯示了斬波放大器[4，11]的各組成部分，該斬波放大器由斬波器1（CH1）、運算放大器（A1）斬波器2（CH2）和低通濾波器（LPF）組成。斬波放大器的作用是將我們所需要的Vin和不需要的Vos調(diào)制解調(diào)到不同的頻率處，從而消除失調(diào)電壓Vos的影響。輸入信號（Vin）被CH1調(diào)制到高頻得到Va，然后Va同低頻的失調(diào)電壓Vos疊加作為運算放大器的輸入，A1同時放大Vos和調(diào)制后的Vin，得到Vb，經(jīng)過CH2的Vb中的高頻的Vin被解調(diào)到低頻，而Vb中低頻的Vos被調(diào)制到高頻，此時的Vout經(jīng)過一個低通濾波器，就能夠得到不包含Vos的輸出電壓Vlpf。

　　圖1傳統(tǒng)的帶隙基準電路

　　圖2斬波放大器

　　本文設計的使用斬波調(diào)制技術的帶隙基準電壓源如圖3所示，M1～M8構成啟動電路，讓帶隙基準電路脫離簡并點的工作在正常的狀態(tài)；M9～M25構成斬波放大器放利用斬波技術消除由于晶體管不匹配造成的隨機失調(diào)電壓的影響，從而提供帶隙基準電壓的精度；M13～M16組成的斬波器在斬波放大器的輸入端，該斬波器對運算放大器的差模輸入信號進行調(diào)制；M9～M12組成的斬波器放在實現(xiàn)雙轉(zhuǎn)單的電流源負載處，它有兩個作用，一是對調(diào)制的輸入進行解調(diào)到低頻，二是把晶體管不匹配產(chǎn)生的失調(diào)電壓調(diào)制到高頻；C1作為補償電容，保證環(huán)路的穩(wěn)定性；R1～R3、Q1～Q2構成PTAT電流源和帶隙基準電壓產(chǎn)生電路，同時用一個電流鏡鏡像PTAT電源為OTA提供偏置電流源；R4和C2構成低通濾波器，濾除調(diào)制到高頻的Vos，獲得我們所需要的基準電壓Vbg。

　　3仿真結果分析

　　本文基于0.35?mCMOS工藝，用CadenceSpectre工具對電路進行仿真�；鶞孰妷弘S溫度變化的情況如圖4所示，Vbg在室溫的輸出電壓為1.232V，Vbg的最大變化為5mV，該bandgap的溫度系數(shù)在﹣40～125℃的范圍內(nèi)為24.6ppm/℃；在0～100℃的范圍內(nèi)的溫度系數(shù)為13.7ppm/℃。圖4帶隙基準電路的溫度特性曲線

　　基準電壓隨電源電壓的變化情況如圖5所示。

　　圖5帶隙基準電路隨供電電壓的變化曲線

　　從圖中可以看到，Vdd在0～3V變化的時候，當Vdd到1.4V以后，Vbg趨于穩(wěn)定，由此可以得到該bandgap的最低工作電壓至少可低到1.4V。

　　在相同結構和相同的仿真條件下，將采用斬波調(diào)制技術的帶隙基準與不采用斬波調(diào)制技術的帶隙基準的輸出進行比較，結果如表1所列，斬波器控制信號的頻率Fc為100kHz。

　　由表1可知，在不采用斬波調(diào)制技術的帶隙基準，運算放大器1mV的輸入失調(diào)電壓Vos將會引起輸入電壓變化12.2mV。而采用了斬波調(diào)制技術的帶隙基準電壓的輸出幾乎不受運算放大器輸入失調(diào)電壓的影響，只是在理想運放的輸出電壓上疊加了一個頻率為調(diào)制頻率Fc的紋波如圖6所示，紋波的幅值與Vos和低通濾波器的﹣3dB帶寬相關，Vos越小，紋波的峰峰值越小，低通濾波器的﹣3dB帶寬越小，紋波的峰峰值也越小。我們可以得到，采用了斬波調(diào)制技術的帶隙基準的精度比不采用調(diào)制技術的結構的提高了21倍。這樣隨機失調(diào)電壓不再是影響基準源的精度的主要因素，如果要進一步提高基準源的精度，就需要從其他影響基準電壓精度的因素入手。

　　圖6運放輸入端加入5mV的失調(diào)，

　　Fc=100kHz時，Vbg的瞬態(tài)特性

　　4結語

　　本文設計了一種使用斬波調(diào)制技術的帶隙基準，采用對稱性OTA作為運算放大器可以減小帶隙基準的系統(tǒng)誤差，采用斬波調(diào)制技術消除了晶體管不匹配造成的隨機誤差對輸出電壓精度的影響，同時本文采用了自適應偏置技術，利用bangap核心電路產(chǎn)生的PTAT電流源為運算放大器提供偏置，而無需再另外設計一個電流源為OTA提供偏置，從而減小了功耗。本文設計的基準源采用標準CMOS工藝，實現(xiàn)了低壓、高精度的帶隙基準，適合低壓低功耗的應用場合。

　　參考文獻

　　[1]張小瑩.低壓低功耗CMOS帶隙基準電壓源設計[D].西安：西安電子科技大學，2009.

　　[2]ANNEMAA.Low-powerbandgapreferncesfeatuingDTMOST’S[J].IEEEJournalofSolid-StateCircuits，1999，34（6）：1362-1381.

　　[3]辛曉寧，張磊.一種采用斬波技術的CMOS帶隙基準電壓源[J].微電子學，2010，40（5）：723-726.

　　[4]WITTEJF，MAKINWAK，HUISJINGJ.DynamicoffsetcompensatedCMOSamplifiers[M].German：Springer-Verlag，2009.

　　[5]吳春瑜，李德第，付強，等.基于斬波調(diào)制的帶隙基準電壓源的設計[J].半導體技術，2009，34（5）：408-410，422.

　　[6]劉簾曦，楊銀堂，朱樟明.一種基于斬波調(diào)制的低壓高精度CMOS帶隙基準源[J].固體電子學研究與進展，2005，25（3）：369-374.

　　[7]王興意，陳怒興.基于斬波運放的帶隙基準電路的實現(xiàn)[C].第十三屆計算機工程與工藝會議（NCCET09’）論文集，2009.

　　[8]LIULian-xi，YANGYin-tang，ZHUZhang-ming.AhighaccuracybandgapreferencewithchoppedmodulatortocompensateMOSFETmismatch[C]//Proceedingsof200518thInternationalConferenceonVLSIDesign.[S.l.]：IEEEComputerSoclosAlamitos，2005：854-857.

　　[9]RAZAVIB.模擬CMOS集成電路設計[M].陳貴燦，程軍，等，譯，西安：西安交通大學出版社，2002.

　　[10]KUJIKKE.Aprecisionreferencevoltagesource[J].IEEEJournalofSolid-StateCircuits，1973（8）：222-226.