所屬欄目:電子信息期刊 熱度: 時間:
《微電子學》
關注()【雜志簡介】
《微電子學》是技術類期刊。傳播、普及、推廣 微電子科學技術知識,介紹國內微電子行業的最新研究成果和國外微電子業界的發展動態。有關微電子學基礎理論,微電子器件與電路, 集成電路,半導體工藝和制造技術,集成電路封裝技術,多芯片組件技術,集成電路可靠性技術,片上系統,集成系統等領域的研究論文、技術報告、綜合評述、產品應用等內容。該刊重點檢索刊物、數據庫、期刊網站所收錄,是中國核心期刊之一。
【收錄情況】
國家新聞出版總署收錄
中文核心期刊
信息產業部優秀電子科技期刊
中國期刊方陣“雙效”期刊
國外數據庫收錄:俄羅斯文摘雜志、美國化學文摘、英國物理學、電技術、計算機及控制信息社數據庫
【欄目設置】
本刊主要刊登有關微電子學基礎理論,微電子器件與電路, 集成電路,半導體工藝和制造技術,集成電路封裝技術,多芯片組件技術,集成電路可靠性技術,片上系統,集成系統等領域的研究論文、技術報告、綜合評述、產品應用等內容。
雜志優秀目錄參考:
一種寬輸入范圍高電源抑制比的帶隙基準源 韓雨衡;趙少敏;劉增鑫;賀婭君;華浩翔;張國俊417-420
一種高效率寬電壓輸入混合集成開關電源設計 柴漢冬;尹華421-424+428
一種高電源抑制比的全MOS電壓基準源設計 唐俊龍;肖正;周斌騰;謝海情425-428
一種USB電源管理芯片雙門限限流保護電路 譚玉麟;馮全源429-432
一種低相位噪聲鎖相環頻率合成器的設計 李通;陳志銘;桂小琰433-436+440
一種基于全差分積分器的時鐘穩定電路設計 羅凱;朱璨;胡剛毅437-440
基于90nm CMOS工藝的37GHz分頻器 安鵬;陳志銘;桂小琰441-443+448
一種電流型非線性補償帶隙基準的設計 徐鵬程;尹桂珠;韓志剛444-448
帶使能端及保護電路的LDO設計 汪雪琴;李力南;歐文;翟鵬飛;毛少博449-453
一種用于TRIAC導通角測量的時鐘振蕩電路 周英娜;郭寶明;馮玲玲;李威454-456+460
一種高CMRR高增益運算放大器的設計 何澤煒;郭俊;張國俊457-460
可集成于汽車電壓調節器的高性能振蕩電路 王建衛;李佐;張鳳玲;張輝461-464
一種電流自適應溫度的LED驅動電路 武世明;曾以成;陶亮465-468+473
一種用于PIR控制芯片的級聯積分梳狀濾波器 徐進;李澤宏;王子歐;江猛469-473
一種有效實現IC時序收斂的方法 祝雪菲;張萬榮;萬培元;林平分;王成龍;劉文斌474-478+483
單粒子瞬態脈沖的片上測量 蔣見花;向一鳴;周玉梅479-483
基于肖特基勢壘二極管整流的功率指示計設計 李琰;肖知明;俞航;劉少華;Amara AMARA484-487
高精度電流模式四象限乘法器的設計與應用 吳湘鋒;李志軍;張黎黎488-491+496
準諧振正激變換器零電壓開關設計 吳限;王強;蔣云楊492-496
電子科技論文發表:基于北斗搜尋救助定位系統的定位終端設計
摘 要:北斗搜尋救助定位終端是整個系統的核心,該文設計了一套適用于弱勢群體定位終端,重點講述了該終端的定位模塊、單片機模塊以及無線通信模塊的電路設計,并通過硬件電路調試,將終端成功運行起來,北斗接收終端通過串口調試助手進行測試,結果表明北斗接收機能夠正常接收來自北斗衛星和GPS衛星的導航信息,并且能接收和發送短信。
關鍵詞:北斗衛星,定位終端,無線通信
現今我們在不熟悉的場所唯一依賴的 GPS或衛星電話,這些對老人、兒童以及智障人士來說無疑是毫無用處的,而危險無處不在,如果無法及時掌握這些人的動態信息,可能會導致悲劇的發生。因此設計一套基于北斗衛星導航的搜尋救助系統是非常有必要的。在搜尋救助系統中定位終端需要帶在行人的身上,才可以對其進行實時的監控、跟蹤,因此如何設計較小的定位終端在搜尋救助定位系統中有著至關重要的地位。在終端的設計中,文章采用了體積較小的BD/GPS雙模定位模塊UM220。TC35i模塊作為無線通信模塊。采用C8051F380單片機,一方面可以控制北斗模塊的位置信息的接收,另一方面可以控制無線通信模塊與遠程服務器進行通信。
微電子學最新期刊目錄
一種片內集成的鋸齒波振蕩器設計————作者:黃開棟;張濤;劉勁;
摘要:為了給DC-DC電源芯片提供內部時鐘信號,設計了一種基于0.18μm CMOS工藝可片內集成的鋸齒波振蕩器,該振蕩器采用了能夠抑制比較器失調的影響的結構,而且通過低溫漂電路給比較器與供電,降低了溫度對比較器延遲的影響。此外,設計了修調電路對振蕩器電路的工藝偏差、溫度影響進行補償,最終達到較好的溫度特性與工藝穩定性。仿真結果表明,輸出鋸齒波幅值為0.6V~3.2V,頻率為350kHz,-55℃到12...
一種基于同步并發分級聚類的時鐘樹綜合方案————作者:陳陽;張樹鋼;俞澤文;肖建;
摘要:隨著超大規模集成電路(Very Large Scale Integration Circuit,VLSI)制造工藝的快速發展以及其對應集成度的不斷提高,數字集成電路設計迎來了許多挑戰。時鐘樹綜合是數字后端設計的重要部分,現有的時鐘樹綜合算法開始面臨迭代效率變低和收斂速度變慢的問題。因此,本文提出了一種同步并發時鐘樹分級聚類算法(Synchronous Clock-tree Hierarchical...
一種高無源增益低功耗的二階CIFF NS SAR ADC————作者:白創;王澤龍;
摘要:設計了一種一階4倍、二階16倍無源增益的低功耗級聯積分器前饋(CIFF)噪聲整形(NS) SAR ADC。采用基于電荷泵的無源增益技術和多輸入比較器共同實現對衰減殘差信號的補償,解決了無源積分器存在信號衰減,整形效果不佳,精度提升不明顯的問題;DAC采用基于Vcm-based開關策略的電容分裂技術,擺脫對Vcm電平的依賴,消除了該部分電路的功耗;通過上移比較器控制信號的交點,將第二級動態鎖存器的電...
16位 5MS/s高精度兩步式SAR ADC設計————作者:廖玲玲;靳叢羽;劉佳欣;
摘要:基于180nm CMOS工藝,本文設計了一款高精度16位5MS/s的兩步式逐次逼近模數轉換器(SAR ADC)。該ADC采用環形放大器作為級間放大器,實現了93dB的信噪比(SNR)。在電路架構方面,第一級采用6位單端SAR ADC對輸入信號進行最高有效位(MSB)的粗量化,該結構支持滿擺幅的輸入共模電壓范圍。粗量化完成后,進行第一級SAR后4位最低有效位(LSB)的精細量化,精細量化后的殘差電壓...
高速ESD保護低電容雙向SCR————作者:馬超;賈義睿;齊釗;陳泓全;魏敬奇;張波;
摘要:針對在ESD防護中的系統設計對數據接口的傳輸速率與信號頻率越來越高的要求,基于0.5 μm BCD工藝,設計了一種具備低觸發電壓和低電容的雙向SCR器件(LCDDSCR)。相較于常規的傳統雙向SCR器件結構(DDSCR),LCDDSCR結構采用臨界擴散技術減小了P-well區的面積,實現了器件輸入電容的降低。基于SCR器件的齊納觸發特性,通過臨界齊納注入技術引入ZP區使得器件的觸發電壓降低。傳輸線...
EOTPR在先進半導體封裝中的應用研究————作者:陳選龍;孔艮永;石高明;賀光輝;劉加豪;林曉玲;李潮;
摘要:傳統時域反射儀(TDR)在應對高密度先進封裝定位時,因分辨率限制,無法精確分辨百微米以下缺陷位置。介紹了電光太赫茲脈沖時域反射儀(EOTPR)的原理,通過采用飛秒激光激發穩定的快速脈沖,產生太赫茲頻段電磁信號,注入被測試器件,同時采用異步電光采樣法快速取樣反射信號,實現了優于65微米分辨率的失效定位。通過采用EOTPR實現了對引線鍵合BGA的埋孔斷裂、FCBGA封裝UBM斷裂、MCM封裝導通孔斷裂...
一種通用型多參量傳感器信號處理電路設計————作者:侯影;李政;劉銘揚;劉偉;李振明;劉昱;
摘要:介紹了一種采用0.18 μm CMOS工藝制作的通用型多參量傳感器信號處理電路,該電路可用于R/C/V型傳感器信號處理。針對R/C/V型傳感器基線差異問題,基于直流伺服環路和電荷守恒原理,設計開關電容式軌到軌電壓型基線補償和輔助鎖定電路,自動消除R/C/V型傳感器靜態基線差異,以拓展傳感器檢測范圍,避免信號處理電路飽和失真。測試結果表明,R/C/V傳感器檢測范圍分別為0 Ω-5 kΩ/0 pF-2...
一種線性增強的低功耗軌到軌運算放大器設計————作者:張子歐;李文昌;鑒海防;阮為;劉劍;張天一;滕瑞;賈晨強;張益翔;
摘要:針對運算放大器Class-AB輸出級存在的信號失真問題,設計并實現了一種線性增強的低功耗軌到軌運算放大器。基于對短溝道引起的非理想高階效應的機理分析,提出了一種線性增強浮動電流源結構,在利用跨導線性環控制功耗的同時,有效降低了電路增益非線性度,減少了信號處理過程中的失真問題。電路采用0.18μm CMOS工藝流片,測試結果表明,芯片實現了軌到軌輸入輸出范圍,增益非線性度為5.5×10-6...
一種具有分段曲率補償的低溫漂帶隙基準————作者:馬阿寧;郭皓;李致璇;張冠茂;
摘要:基于SMIC-130nm工藝,本文設計了一款高階非線性曲率補償且具有較低溫度系數的帶隙基準(Bandgap Reference, BGR)。采用曲率補償技術和分段溫度補償技術,使該BGR具有較低的溫度系數和較寬的溫度范圍。該BGR采用3.5V電源供電,基準輸出電壓為1.2V左右,并根據溫度范圍的不同產生相應的曲率補償電流。仿真結果表明,在-75℃到125℃溫度范圍內,實現了6個溫度補償極值點。補償...
應用于5.8GHz多普勒雷達的高性能接收機————作者:毛勵劍;崔杰;阮穎;陳磊;
摘要:針對5.8GHz多普勒雷達應用,使用HL55nm CMOS工藝設計了一種高性能接收機電路,接收機主要由跨導低噪聲放大器(LNTA)、混頻器(MIXER)、本振緩沖器(LO Buffer)以及跨阻放大器(TIA)組成。該接收機輸入使用變壓器巴倫實現單端轉差分以獲得良好共模噪聲抑制,LNTA采用了輔助支路噪聲抵消技術實現了低噪聲,同時也具有低功耗、無電感、高輸出阻抗的特點;系統層面上,使用占空比的方式...
一種具有高噪聲抗擾度的高速電平移位電路————作者:孫文文;周懷路;王耀;
摘要:針對高壓直流-直流降壓穩壓器的應用,提出了一種高速、高可靠性的高壓自舉柵驅動電平移位電路。通過引入瞬時動態電流實現了低傳輸延遲和低功耗。在浮動電源軌高速切換過程中,電路內部存在的寄生電容的充放電會導致輸出邏輯錯誤。針對此問題,采用一種高速、低功耗的共模噪聲抑制電路,實現了極高的噪聲抗擾度。所提出的電平移位電路基于0.18 μm BCD工藝,使用Cadence完成電路設計仿真與版圖繪制,其有源面積為...
一種基于65nm CMOS工藝的 V波段寬帶低噪聲接收前端————作者:蔡亞星;姜浩然;王少奇;桑磊;
摘要:介紹了一種采用65nm CMOS工藝設計的,工作在 V波段的寬帶低噪聲接收前端電路。該接收前端主要包含低噪聲放大器,無源混頻器和跨阻放大器。低噪聲放大器采用差分共源結構,利用中和電容提高電路穩定性和增益,利用低K值變壓器做級間匹配,以擴展帶寬和提高帶內平坦度。采用無源混頻器以提高線性度,跨阻放大器也采用低噪聲設計。測試結果表明,常溫時,該電路在1.1V電源電壓下,轉換增益為21.7dB,3dB帶寬...
一種具有基極電流補償的低噪聲LDO————作者:黃經緯;羅萍;王浩;辛相文;李鵬;羅凱;
摘要:基于180nm BCD工藝,設計了一種具有基極電流補償的低噪聲LDO電路。該LDO采用BJT預放大級,降低了誤差放大器的1/f噪聲;采用單位增益負反饋架構,消除了反饋電阻網絡貢獻的噪聲,并通過一階RC低通濾波器降低了基準的高頻噪聲;同時,提出一種基極電流補償電路,用于補償BJT預放大級的基極電流,避免基準電壓的降低。仿真結果表明:該LDO輸入電壓2.4~5.5V,輸出電壓0.8~5.3V,最大帶載...
一種基于Sigma-Delta調制器的高精度電容檢測芯片的設計與實現————作者:蔣春輝;周子超;許新宇;卓啟越;鄒望輝;
摘要:文章采用180 nm 1.8V CMOS工藝,設計了一款高精度電容檢測芯片。該芯片采用離散時間型二階CIFF結構Sigma-Delta調制器作為電容檢測前端電路,采用斬波差動放大器、柵壓自舉開關以及下極板采樣等技術提高電容檢測精度。整體電路使用軟件進行后仿真,后仿結果顯示:該電容檢測電路能夠對0~32pF的電容進行準確檢測;在10Hz的測量頻率下,芯片的絕對電容分辨率可以達到10aF左右。本文對電...
SiGe-on-SOI HBT總劑量效應損傷研究————作者:龍月得才;劉雪飛;畢津順;艾爾肯·阿不都瓦衣提;王珍;王剛;劉明強;王德貴;
摘要:利用半導體器件仿真工具,針對SOI襯底鍺硅異質結雙極晶體管(SiGe-on-SOI HBT)的總劑量效應(TID)損傷機理與影響進行研究。STI與EB Spacer氧化層陷阱電荷和界面陷阱電荷引起額外的基極漏電流導致SiGe-on-SOI HBT器件電學參數退化。分析不同工作偏置和低溫條件下的過剩基極電流和歸一化電流增益,結果表明,截止偏置下退化最為嚴重,零偏其次,正向偏置和飽和偏置則表現出較好的...
一種65 nm CMOS工藝低相噪低功耗壓控振蕩器電路————作者:李鐵虎;張偉;郭超東;黃錦濤;曾軍;張俊安;
摘要:文章提出了一種基于65 nm CMOS工藝的低相噪、低功耗LC壓控振蕩器。該設計引入了一種新型的諧振電路結構,利用雙交叉耦合的PMOS管,通過交流耦合方式連接可變電容模塊,從而降低了壓控振蕩器的增益,改善了其相位噪聲性能。同時,設計了6組開關電容,以擴展振蕩器的調諧范圍。在保證低相位噪聲的同時,實現了寬頻范圍的振蕩輸出。后仿真結果顯示,在1.2 V電壓下,壓控振蕩器的功耗為3.49 mW,振蕩頻率...
一種低功耗低溫漂帶隙基準源的設計————作者:陳小龍;馮全源;
摘要:為了解決傳統帶隙基準電路使用運放鉗位造成功耗過大的問題,基于SMIC 0.18 μm CMOS工藝,在傳統Brokaw結構的基礎上,設計了一種低功耗低溫漂無運放帶隙基準電路。為了減少輸出電壓的溫度漂移,設計一種曲線校正電路,從一階帶隙基準電路中抽取正溫電流與負溫電流,以減小輸出基準電壓隨溫度變化產生的溫度漂移,在較寬的溫度范圍內實現較低的溫度系數。仿真結果表明,在-40~130℃溫度范圍內,3.3...
一種全CMOS低功耗亞閾值基準電壓源————作者:黃可;張濤;劉勁;
摘要:設計了一種全CMOS結構的亞閾值基準電壓源,與傳統的亞閾值CMOS基準電壓源相比,通過使用兩種不同閾值電壓的NMOS管的柵源電壓之差產生電流,無需額外電阻,降低了電路靜態功耗。設計了一種輸出電壓產生電路,采用基于兩極運放的單位增益緩沖器與柵極耦合的NMOS對級聯,實現了正負溫度系數電壓相加。基于TSMC 0.18 μm工藝完成了基準電壓源版圖的設計,版圖面積為43 μm×14 μm。后仿真結果表明...
一種含精確AFC及VCO幅度校準的低噪聲鎖相環————作者:劉鈺;倪屹;
摘要:為了避免選擇過大的調諧增益Kvco造成鎖相環頻率綜合器相位噪聲惡化以及由于非最佳子帶的選擇而帶來的各種不良影響,提出一種精確自動頻率校準(AFC)算法來實現對壓控振蕩器(VCO)頻率子帶的精確選擇。同時為了進一步提升其噪聲性能,提出了一種通過對電壓偏置型VCO的振蕩幅度進行調節來優化噪聲的方法,在盡可能提高鎖相環噪聲性能的同時避免過大的功耗。采用SMIC 0.11 μm CM...
基于自適應局部間斷Galerkin方法的集成電路互連線電容提取算法————作者:朱洪強;孫靚;邵如夢;蔡志匡;
摘要:對于集成電路互連線電容的提取問題,基于局部間斷Galerkin (LDG)方法的提取算法具有精度高、并行效率高,且能適用于各種網格的優勢。而自適應方法可以優化網格單元分布,從而減小網格規模并提高計算精度。本文提出使用自適應LDG方法來提取電容,該方法使用后驗誤差估計,通過對誤差大的單元進行精準加密來生成優化的自適應網格,在保持高精度的同時,降低了網格規模和計算存儲。單介質和多介質的多個測試算例驗證...
相關電子信息期刊推薦
核心期刊推薦
copyright © www.56st48f.cn, All Rights Reserved
搜論文知識網 冀ICP備15021333號-3